الفريق العربي للبرمجةأرشيف المنتديات · 2000 – 2023
نسخة أرشيفية للقراءة فقط — التسجيل والمشاركة مغلقان، والمحتوى محفوظ كما كان.

برمجة HDL

مغلق
بدأه devil_d في 6 أكتوبر 2005 · 7 رد · 1,052 مشاهدة · في الميكروكنترولر (المتحكم) و الدوائر الرقمية و المنطقية
مشاركة: واتساب X فيسبوك تيليجرام
#5

ابن حلال مصفي :D , يا دوب محمل برنامج Xilinx ISE v7.1i من على Emule هو ثلاث اسطوانات , لكن برنامج رهيب

لو عندك ADSL حمله من على Emule , اعمل بحث على ملفات ال iso وحمل أول ثلاث ملفات bin مصادرهم كثيره وحينزل معاك بسرعه ان شاء الله

و كل سنه وانت طيب :D

#6

فى برنامج مشهور اوى اسمه active hdl و كنت باستخدمه فى الVHDL و فاكر برضه كان ممكن الواحد يكتب عليه verilog بس طبعا البرنامج دا مش مجانى

فى برنامج اسمه Icarus verilog بس دا للverilog بس .. البرنامج دا بقى مجانى لكن مشكلته انك بتكتب الملف و تحفظه بامتداد .v و بعد كده تشغل الرنامج من على ال command prompt بتاع الwindows

ودا اللينك بتاعه

ftp://ftp.icarus.com/pub/eda/verilog/v0.8...g-0.8-setup.exe

فى برنامج بقى كويس للverilog ودا بقى فيه GUI يعنى افضل من الاولانى و اسهل فى الاستخدام و دا الرابط بتاعه

http://www.sugawara-systems.com/veritakwin.exe

ارجو انى اكون افادتك

#7

ممنون لكم يا حبايبى :D

تسلم ايديكو وغلبتكم معى

انا حنزل البرامج واشوف كيفيت التعامل معاها

متشكر كتيررررررررررررررررررررر

:D

وانا بتعامل مع BearShare برنامج مية مية عندى

وتحياتى لكم

#8

:unsure:

انا الصراحة غلبتكم شوية

انا نزلت البرنامج

veritakwin

وحاولت اكتب البرنامج البسيط هادا

//Description of circuit with delay
module circuit_with_delay (A,B,C,x,y);
input A,B,C;
output x,y;
wire e;
and #(30) g1(e,A,B);
or #(20) g3(x,e,y);
not #(10) g2(y,C);
endmodule

انا حاولت بس انا للاسف ما وصلت نتيجة وانا جديد على هيك حاجة جداااا

يا ريت حد من الاخوان يوضحلى البرنامج كيف اشوف النتيجة المشكلة مش عارف اعمل ترجمة له

وتحياتى لكم

تم تعديل هذه المشاركة بواسطة عماد الخليل في 27 أكتوبر 2005 في 21:30

هذا الموضوع مغلق.

مواضيع مشابهة